

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-120841

(43)Date of publication of application : 08.05.2001

(51)Int.Cl.

A63F 13/12

(21)Application number : 2000-270583

(71)Applicant : SEGA CORP

(22)Date of filing : 08.12.1999

(72)Inventor : YAMASHITA NOBUYUKI
SATO MASANORI

(30)Priority


Priority number : 11201013 Priority date : 14.07.1999 Priority country : JP

(54) COMMUNICATION GAME SYSTEM AND PROCESSING METHOD OF COMMUNICATION GAME

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a communication game serving the communication between players so as to be more interesting by providing more various ways of playing.

SOLUTION: This communication game system comprises a client system 1 and a game server system 2 for communicating with the client system 1. The game server system 2 comprises a database 21 for storing group information for relating a plurality of client systems as competition group. The game server system 2 determines a combination of competition from the client systems 1 belonging to the same competition group, manages the transmission and receipt of data between the client systems determined according to this combination to execute a competition, and determines the next competition according to the result of the competition. Each client system 1 has independent character selecting function and chat function in watching.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-210841

(P2001-210841A)

(43) 公開日 平成13年8月3日 (2001.8.3)

(51) Int.Cl.⁷

識別記号

F I

テーマト* (参考)

H 0 1 L 31/0232

H 0 1 S 5/026

5 F 0 7 3

H 0 1 S 5/026

H 0 1 L 31/02

C 5 F 0 8 8

審査請求 未請求 請求項の数 7 O L (全 10 頁)

(21) 出願番号 特願2000-14358(P2000-14358)

(22) 出願日 平成12年1月24日 (2000.1.24)

(71) 出願人 000002130

住友電気工業株式会社

大阪府大阪市中央区北浜四丁目5番33号

(72) 発明者 工原 美樹

大阪府大阪市此花区島屋一丁目1番3号住

友電気工業株式会社大阪製作所内

(72) 発明者 中西 裕美

大阪府大阪市此花区島屋一丁目1番3号住

友電気工業株式会社大阪製作所内

(74) 代理人 100079887

弁理士 川瀬 茂樹

Fターム(参考) 5F073 CA12 FA06 FA13 FA18

5F088 AA03 AB07 BA20 FA11 JA03


JA14 JA18

(54) 【発明の名称】 光通信装置

(57) 【要約】

【課題】 送受信モジュールにおいて送受信間のクロストークを減少させること。受信モジュール、送受信モジュールにおいて外部ノイズを低減すること。

【解決手段】 低抵抗のSiベンチを用いてPD、LD、光ファイバなど表面実装したモジュール。Siベンチをグランド電位として、電極パターンの間にグランドメタライズを設けて電極間をアイソレーションする。Siベンチの裏にCu板を付け、これもグランド電位とする。送受信間のクロストークを抑えノイズを減少させることができる。



【特許請求の範囲】

【請求項1】 抵抗率が $1\Omega\text{cm}$ 以下のSi基板の上に絶縁層を設け、この上に発光素子もしくは受光素子、もしくはこれらの組み合わせを搭載し、Si基板をグラウンド電位に接続したことを特徴とする光通信装置。

【請求項2】 抵抗率 $0.1\Omega\text{cm}$ 以下のSi基板を用いることを特徴とする請求項1に記載の光通信装置。

【請求項3】 グラウンド端子が、少なくとも一つ以上の絶縁層のないSi基板部分に直接メタライズされた電極として形成されていることを特徴とする請求項1又は2に記載の光通信装置。

【請求項4】 絶縁層のないSi基板部分に設けたグラウンド端子が、絶縁層の上に設けた光デバイスの電極間を縫うように櫛歯状になっている事を特徴とする請求項1又は2に記載の光通信装置。

【請求項5】 絶縁層の一部に光導波層などの光学系を含む事を特徴とする請求項1～4のいずれかに記載の光通信装置。

【請求項6】 Si基板の下部に金属製のグラウンド基板を接着した事を特徴とする請求項1～5のいずれかに記載の光通信装置。

【請求項7】 Si基板の厚みが 1.0mm から 1.5mm であり、その上に SiO_2 系の導波路を形成し、 InGaAsP 系の発光素子と受光素子を実装し、波長 $1.3\mu\text{m}$ から $1.55\mu\text{m}$ までの光の送受信を行う事を特徴とする請求項1～6のいずれかに記載の光通信装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、光通信に用いる送信器、受信器、送受信器などに関する。特に表面実装型の光デバイスの基板に新機軸を施したものである。

【0002】

【従来の技術】従来の送信器や受信機は図1に示すレーザダイオード(LD)や、図2に示す受光素子(PD)によって構成されている。図1のLDモジュール(半導体発光素子モジュール)は、金属製のステム1の中央部のボール2の側面にLD3を、円板状金属ステム1の中央部と円筒部PD4を固定している。円筒形有孔キャップ5と円筒形有孔のレンズホルダー6がステム1の上に取り付けられる。レンズホルダー6の開口部にレンズ7が固定される。円筒形レンズホルダー6の上には円錐形フェルルホルダー8が固定される。フェルルホルダー8の頂部には光ファイバ9の先端を把持するフェルル10が差し込まれている。LD3の光はステム面に垂直に出てレンズで絞られてフェルル10の中の光ファイバ9に入る。

【0003】図2のPDモジュール(半導体受光素子モジュール)は、金属ステム11の中央部にサブマウント12を介してPD13を固定し、その上をレンズ14を

有する円筒形のキャップ15で覆っている。円筒形金属製のフェルルホルダー16をステム11の上に固定し上部の開口にフェルル18を挿入固定する。フェルル18は光ファイバ19の先端を保持している。

【0004】光ファイバ19はステム面に垂直である。光ファイバ19から出た光はレンズ14によって絞られてPD13に垂直に入射する。光線とパッケージ(ステム)面が直角であり三次元的な構成を持っている。金属製のパッケージが必要であるし調芯の箇所も多い。これらは主として、立体的な実装形態であり、小型化やコスト削減が限界に達しつつある。

【0005】そこで、より小型化、より低コスト化のためにSi基板の上にV溝を形成し、光ファイバとLDやPDを細い調芯なしで実装する表面実装技術が開発されつつある。図3、図4は表面実装型光モジュールの一例を示す。

【0006】【従来例1(単機能表面実装モジュール)】長方形板状のSiベンチ20の後方一部にSiO₂絶縁層21を設け、その上にメタライズパターン22、23を印刷などによって形成する。一方のメタライズパターン22の上にPDチップ又はLDチップのような光素子チップ24を搭載する。ワイヤ25でチップ24の電極とメタライズパターン23が接続される。

【0007】Siベンチ20には縦方向中央に大V溝26、小V溝27を穿てある。これは異方性エッチングによって設けることもできる。機械加工によって形成することもできる。フェルル28に光ファイバ29を差し込み固定したものを準備しておき大V溝26にはフェルル28を、小V溝27には光ファイバ29を挿入し接着剤で固定する。Siベンチ20やフェルル28、光ファイバ29などの全体はマウント30の内部に収容される。

【0008】ここでSiベンチ20は基台として利用されており導電性は不要である。導電性はむしろ邪魔である。Siベンチ材料として高抵抗率のSi単結晶を用いる。半導体工業でデバイス製作に用いられるSiウエハとこの点で異なる。メタライズパターンを形成する場合は絶縁層21を形成してから、その上に設けようにする。絶縁層はSiO₂やSiNである。

【0009】Siベンチのサイズは例えば $15\text{mm} \times 10\text{mm}$ 程度である。Siベンチの表面にフォトリソグラフィ技術を用いてエッチングで光ファイバを固定するV溝や、光デバイス(LDやPD)を固定するメタライズパターンや電極パターンを形成する。光の進行方向と基板面が平行であり二次元的な単純化された構成である。LD、PDは基板に付けたマークによって位置合わせされて固定される。時間と手間のかかる調芯は不要である。二次元的で体積も小さい。小型にできる。光学的接続が近接直接的なものでレンズのような集光光学系も省く事ができる。フォトリソグラフィ技術を使うため光ファ

イバと光デバイスとの結合が確実で、部品点数も少なく、小型低コストになる。これはS iベンチにV溝を設ける表面実装型モジュールであるが、V溝の代わりに光導波路を設けるものもある。

【0010】【従来例2 (y分岐導波路型表面実装モジュール)】図5は送信機能受信機能を一体化し、かつ光分岐を導波路で行う従来例に於けるモジュールを示す。一本の光ファイバに送信光 (1.3 μm) と受信光 (1.55 μm) を通し、y分岐によって波長選択するものである。

【0011】S iベンチ (S i基板) 31の上に光導波路32、33が形成される。導波路32、33は、S i O₂ 層の一部にG₀をドーピングした高屈折率層を形成して作られる事が多い。S iベンチの上部にS i O₂ の酸化膜を設け、その一部にG₀のように屈折率を上げる作用のある不純物をドーピングする。それはコアに当たるので周囲をS i O₂ の透明層で覆っている。S iベンチの上部は平坦であり図3のようなV溝はない。光導波路が光を導く作用を持つ。

【0012】S i基板の面上にS i O₂ を一様に設けているからS i基板と表面は絶縁されている。絶縁された上面で光導波路の終端にメタライズパターン35、36を印刷などによって形成し、その上にLD37、PD38をボンディングしている。PD38の近傍にAMPチップ39がS i基板の表面に取り付けてある。PD38の光電流を増幅するためである。絶縁されているS i基板31の表面S i O₂ 層にはさらにメタライズパターン40、41、42、43が設けられる。ワイヤによってLD、PD、AMPの上部電極とパターンが電気的に接続される。

【0013】光導波路32、33は分岐34で信号を分配できるようになっている。光導波路32の始端は光ファイバ44が接続される。送信光はLD37から光導波路32を通り光ファイバ44に出てゆく。受信光は光ファイバ44から光導波路32、34、33を通過してPD38に入り受信される。これも光の進行方向と基板面が平行であり2次元的な単純化された構成になっている。LD、PDは基板に付けたマークによって位置合わせされて固定される。時間と手間のかかる調芯は不要である。V溝を設ける必要がない。平坦な光デバイスとなる。有望な技術である。このS i基板も高抵抗のものである

$$R_{Si} = 10 \times 0.2 / 0.1 \times 0.3 = 70 \Omega$$

【0018】の程度である。このような計算は以後何度も出てくる。正確な計算でないで少し説明を加える。抵抗率が r の直方体の材料があり長さ l とし断面積を A とすると抵抗 R は $R = r l / A$ によって求められる。逆に抵抗率 r というのは抵抗 R を長さ l で割って断面積 A を掛けたものだと言ってもよい。つまり単位立方体の両面からの抵抗が抵抗率 r (比抵抗) である。MKS単位では Ωm が標準の単位である。しかし、ちょうど1 Ωcm

通常のS i半導体産業で使うものではない。

【0014】【従来例3 (2本光ファイバ送受信型表面実装モジュール)】これまでに述べたものは光ファイバを1本だけ用いるものであった。それだけでなく図6のように複数の光ファイバを複数の光デバイスと組み合わせ、送信や受信もしくはその双方を行う表面実装デバイスも提案されている。例えば高橋龍太、村上和也、須永義則、所武彦、小林雅彦、S F F光トランシーバ用光素子実装方法の検討」1999年電子情報通信学会エレクトロニクスソサイエティ大会C-3-28 p 13 3 (1999) によって提案された。図6においてS i基板 (S iベンチ) 49の上の少なくとも一部にS i O₂ 絶縁層50を設けている。その上にメタライズパターンを設けるがメタライズパターンを互いに絶縁する必要があるから絶縁層50が必要である。複数の光ファイバと複数の光素子チップの結合構造は任意である。例えばV溝 (図示しない) を穿って光ファイバ51、52をS i基板49に取り付ける。あるいは光ファイバ51、52をS i基板の端に接合して、S i基板の上には光導波路を設けることもある。図6は光ファイバの場合を示すが光導波路で置き換えることもできる。

【0015】S i O₂ 絶縁層50の上にメタライズパターン53、54、55、56を平行に設ける。パターン54、56は広いパッドを持ち、ここにLDチップ59、PDチップ58を実装する。LD、PD上部の電極とパターン53、55とはワイヤによって接続される。図7 (a) はメタライズパターンを絶断して示す断面図である。S i基板49の上には絶縁層としてのS i O₂ 層50があり、その上に電極パターン53~56が設けられる。

【0016】S i基板は高抵抗とはいっても導電性があり電流が流れるので図7 (b) のような等価回路となる。絶縁層は静電容量 $C1$ 、 $C2$ によって置き換える事ができる。S i基板49は抵抗 R_{Si} によって表現する。電極パターン54と55の間は、 $C1$ 、 R_{Si} 、 $C2$ によって接続される。隣接するパターンはこれらのコンデンサ、抵抗によって電気的に接続される。高抵抗のS i基板であって例えば10 Ωcm の抵抗率であるとする。パターンの間隔を2mm、厚みを1mm、長さを3mmとすると、 R_{Si} は

$$R_{Si} = 10 \times 0.2 / 0.1 \times 0.3 = 70 \Omega$$

mの程度の基板が問題になるから、ここでは Ωcm を単位とする。 $\Omega\text{cm} = 0.01 \Omega\text{m}$ である。

【0019】計算では寸法はmmで表現しているから、0.1とか0.2とかいう数字が現れる。ここでは直方体の相対する2面間の抵抗ではなくて、ある面に張り付けた2本の平行な電極間の抵抗を計算するのであるから単純には行かない。厳密には格々の経路について積分する必要がある。しかし、ここでは単にオーダーが分

かれば良いので面の表裏に張り付けた2本の電極間の抵抗と同視して計算している。もちろん誤差があるが、どの計算にも共通の比率で現れる誤差であるから、相互に比較する場合には問題でない。

【0020】

【発明が解決しようとする課題】図6の回路を例に取る。その縦断面である図7を見ると電極1と電極2は図7(a)の波線中を等価回路(b)で表される。つまり隣接する電極はC1、Rs1、C2によって接続される。LDの電極パターン54とPDの電極パターン55の間にもそのような関係がある。例えばLDのドライブ信号がC1、Rs1、C2(CRC結合)を通じて、PD側に回り込む。これを電氣的クロストークという。クロストークは低い方がよい。クロストークを低くするために、Si基板の抵抗率のできるだけ高いもの(100Ωcm~1000Ωcm)を使用するのが常であるが、これでも十分にクロストークを低減することができない。表面実装(PLC)のSiO₂、Si基板を介するクロストークの問題を①Ikeuchi, Y.Tochio, K.Mori, T.Yamamoto, H.Rokugawa, A.Abe, S.Yamada, K.Shimizu and M.Kawai, "High Sensitivity ATM-PON PLC Transceiver (ONU) by Unique Crosstalk Reduction Method", ECO '99, 26-30 September 1999, Nice, France, pl-330が取り上げている。そして前置増幅器(AMP)の出力を155MHzのLPF(ローパスフィルタ)に通すことによってクロストークを除去できたというように報告している。基板を介する結合の問題を初めて提起した点で意味のあることである。しかし、このようにするとLPFという部品が増える訳で、コスト削減を至上のものとするPLCの改良として最善のものでもない。それにLDから漏れるクロストークは高い周波数とは限らず低い周波数のLDノイズもあるからクロストーク抑制は不完全である。クロストークの一面しか見ていないと言えよう。

【0021】図3、図4の場合でも、Si基板(絶縁層)の容量を通し、Si基板の中途半端な抵抗でLDやPDの電極(一種のアンテナ)が結合されるような構造になっている。高抵抗率のSi基板(Siベンチ)は電位的には浮遊電位である。受信器とする場合は浮遊電位のSi基板とPDが、CRCを通じて結合する。送信器とする場合は浮遊電位のSi基板とLDが、CRC結合を通して結合する。受信器としては外界からのノイズを感じ易く、送信器としては外界へノイズを放射するような形になる。いくら高抵抗といたっても、Siはバンドギャップが狭くてn型、p型不純物が少なくても抵抗率は低く、100Ωcm~1000Ωcm程度より高くならない。絶縁体とみなせるほどに抵抗率を上げることはできない。それにこれら高抵抗率Si基板は半導体工業用のものとは違うから量産されておらず高コストになる。

【0022】

【課題を解決するための手段】本発明では、以上のような欠点をなくすために、Si基板の抵抗率を積極的に低くして、これをグラウンド板として使用する。より効果を高めるために、Cu板を裏面に密着させて、グラウンドに接続する。さらに電極パターン間にグラウンドパターンを追加するとよい。

【0023】本発明の特徴は

1. 低抵抗率のSiをSiベンチに用いる。
2. Siベンチを接地電位にする。
3. Cu板をSiベンチ裏面に付ける。
4. グラウンドパターンを追加してパターン間の結合を遮断する。

【0024】従来はSiベンチを絶縁体に近づけてLDとPD間の結合を減らすようにしていたが、本発明は反対にSiベンチを導体に近付け、かつグラウンド電位に明確に固定する。

【0025】

【発明の実施の形態】従来のSiベンチは実装の空間を与える絶縁体の台と考えられ接地されておらず高抵抗率のものが用いられていた。本発明は反対に低抵抗率のSi基板をベンチに用いる。そしてSiベンチを接地する。高抵抗のものなら一部をアースしても抵抗のために全体がグラウンドにならない。本発明はSi基板の抵抗率を下げるのの一部を接地すると全体が有効なグラウンドとなる。LDチップ、PDチップや電極パターンのすぐ直下にグラウンド面があるからLD、PD間のクロストークを防ぐことができる。Si基板をグラウンド電位にすることによって外部ノイズにも内部的なクロストークにも強い通信装置ができる。さらにSiベンチ表面の電極パターンの間にもグラウンドパターンを挟むことによってクロストークをより完全に遮断することができる。

【0026】それだけでなくSi基板の入手しやすさ、コストという点でも有利である。高抵抗率のSi単結晶はSi半導体工業でもっとも頻りに用いられるn型Siではなくて特別のSi単結晶である。用途も限られ生産量も少ない。だから入手しにくく高価なものである。本発明は低抵抗率のありふれたn型Si単結晶を材料とすることができる。Si基板自体のコストを低減することができる。全体としてのコストも削減できる。

【0027】

【実施例】【実施例1(単機能表面実装モジュール)】本発明は基板を低抵抗のものにして、基板を接地し電極間にグラウンドパターンを敷いてクロストークを防ぐというものである。だからこれまで述べた表面実装型の素子のいずれにも簡単に適用することができる。

【0028】図3、図4で説明したような単機能表面実装モジュールの従来例を本発明の思想によって改良すると、図8、図9のようになる。Si基板61の前半部は大溝26、小溝27が設けられ、フェルム28と光ファイバ29が固定されるという点は図3、図4のもの

のと同じである。S i 基板 6 1 の一部に S i O₂ 絶縁膜 2 1 を設けてメタライズパターン 2 2、2 3 を印刷し光素子チップ 2 4 をパターン 2 2 に取り付けける点も同じである。S i 基板 6 1 の表面に余裕があるため、S i 基板 6 1 の表面一部に直接メタライズ領域を形成し、ここをグラウンド電極 6 2 とする。グラウンド電極 6 2 によって S i 基板 6 1 自体もグラウンド電位となる。図 3 の S i 基板 2 0 と図 8 の S i 基板 6 1 の違いは抵抗率が低い事と接地されていることである。

【0029】S i 基板 6 1 の広さは 15mm×10mm で厚みは 1mm とする。抵抗率は 0.1Ωcm の基板である。光デバイス実装部（パターン 2 2 の絶縁層の直下）とグラウンドメタライズ 6 2 間の抵抗を計算してみる。グラウンドメタライズとパターン 2 2 の絶縁層の間隔が約 3mm とし、グラウンドメタライズの半分（5mm）が伝導に寄与すると仮定し厚みが 1mm であるから、 $R = 0.1 \times 0.3 / 0.1 \times 0.5$ で、概算 0.6Ω となる。高く見積もっても 1Ω 程度にすぎない。つまり光デバイス（光素子チップ）の絶縁層の直下の S i は良好なグラウンドとなる。このように絶縁層の上の電極パターンのすぐ下にグラウンド面があるというのが本発明の特徴である。

【0030】もし従来例の表面実装のように S i 基板抵抗率が 100Ωcm ならば光デバイス実装部とグラウンドメタライズ間の抵抗は 1kΩ となる。大きい抵抗値であり、通常の高速電子回路の特性インピーダンス 50Ω よりもずっと大きい。だから、たとえグラウンド面 6 2 を設けて S i 基板を接地しても堅固なグラウンドにならない。外部ノイズを防ぐ事はできずクロストークを抑えることもできない。S i の抵抗率が 1Ωcm なら光デバイス実装部とグラウンドメタライズの間抵抗は 10Ω 程度と評価される。これは高速回路の特性インピーダンス 50Ω より小さいから S i 基板は強いグラウンドとなる。だから 1Ωcm という抵抗率が接地 S i ペンチとて使える抵抗の上限である。先ほどのように 0.1Ωcm というのはもっと良い。

【0031】【実施例 2（2 本光ファイバ送受信型表面実装モジュール）】図 6、図 7 のように送信系と受信系があるような場合は特に本発明の効果が著しい。その改良形を図 10～図 12 に示す。S i 基板 6 5 の上に 2 本の光ファイバ又は光導波路 5 1、5 2 が取り付けられ終端に LD 5 9、PD 5 8 を配している点は同じである。S i ペンチに絶縁膜 5 0 を設け、その上に PD 5 8、LD 5 9 の配線パターン 5 3～5 6 を形成する点も同じである。本発明は低抵抗の S i 基板 6 5 を用い S i 基板 6 5 の一部を露出し（絶縁膜を形成しない）S i 表面へ直接にメタライズパターン 6 6、6 7、6 8、6 9、7 0 を付ける。これらメタライズパターン 6 6～7 0 はグラウンドメタライズとする。つまりデバイスのメタライズと、グラウンドメタライズは高さが違うのである。デバ

イス配線用メタライズは S i O₂ 絶縁膜 5 0 の上に、グラウンドメタライズは S i 基板 6 5 の上に設ける。高さの違いメタライズが交互に設けられる。つまりデバイス用のメタライズはグラウンドメタライズによって分離されている。これはクロストークを抑制する上で効果的である。図 12 はその断面図を明瞭に示すためのものである。

【0032】S i 基板の大きさは 15mm×10mm で厚みは 1mm とする。仮に図 11 に示す従来例のように、10Ωcm の S i 基板（高抵抗率）を使い、グラウンドメタライズがないとすると、LD と PD の最近接電極間抵抗は約 70Ω 程度になる。電極の間隔が 2mm、長さが 3mm、厚み（S i 基板の）が 1mm として $R = 1 \times 0.2 / 0.3 \times 0.1 = 0.7$ Ω となるからである。S i O₂ の静電容量が C 1、C 2 が間にあるが高い周波数の場合これは素通する。S i 基板を通し PD と LD が 70Ω で結合してしまう。S i 基板の中途半端な導電性のためにクロストークが発生する。「中途半端な」というのは少々理解しにくい。本発明はより導電性が高いものを使うが S i 基板を接地してしまうか受信（PD）、送信（LD）間のクロストークが減少してしまうのである。従来例のようなもので接地すればいいのではないかと思うだろうがそうでない。従来例のように抵抗率が高い S i 基板だと一部を接地しても内部に電界ができて正確なアースにならない。「中途半端な」というのはそういう屈折した意味を持つ。単純でないことに注意すべきである。

【0033】本発明のように抵抗率が 0.1Ωcm の S i 基板 6 5 上に直接にグラウンド用メタライズ電極を形成すると、特に図 10（平面図）のように櫛歯状に形成すると、図 12（断面図）のように、LD、PD に関わる電極 5 3、5 4、5 5、5 6 間が低抵抗のグラウンドパターン 6 6、6 7、6 8、6 9、7 0 でアイソレーションされる。S i の抵抗率は基板を用いる。すると光デバイス実装部パターンとグラウンドメタライズ間の抵抗は 0.1Ωcm であり、その間隔が約 2mm、長さが 3mm として、概算 0.7Ω（ $0.1 \times 0.2 / 0.3 \times 0.1$ ）である。高く見積もっても 1Ω 程度である。この場合低抵抗率 S i 基板 6 5 は良好なグラウンドになる。

【0034】もし従来例のように S i 基板抵抗率が 100Ωcm ならば、たとえ図 10 のようなグラウンドパターンを交互に設けてもグラウンドパターンと電極直下の S i 間の抵抗は 1kΩ となり、通常の高速電子回路のインピーダンス 50Ω より大きい。S i 基板は良いグラウンドでない。電位がふらつくグラウンドとなる。

【0035】S i 基板の抵抗率が 0.1Ωcm というのは良い基板である。もし S i 基板の抵抗率（抵抗率）が 1Ωcm なら、グラウンドパターンとデバイス電極直下の S i との間の抵抗は 10Ω 程度である。特性インピーダンス 50Ω と比較して、このあたりが使える上限である。だからこのタイプの表面実装素子の場合 S i 基板の

抵抗率の上限は $1\Omega\text{cm}$ である。この例で櫛歯メタライズ66、67、68、69、70は全てグランドメタライズである。一つだけ例えばメタライズ70だけをリードフレームのグランドに接続しても他のメタライズもSi基板を介してグランドになる。 1Ω 程度ならそれで十分である。前記のように $1\Omega\text{cm}$ もあると、望ましくは、櫛歯メタライズ66~70の全てにグランド線をつなぐようにするとよい。

【0036】【実施例3】(y分岐導波路型表面実装モジュール) 光学的な構成は異なるが、図5に示すy分岐導波路型の表面実装回路の従来例に対しても本発明を適用することができる。全く同じ構成が可能である。図13に本発明の構成を示す。

【0037】低抵抗率のSi基板71に光導波路32、33が形成してある。分岐34で波長選択性を持つよう二つの光導波路32、33が結合している。光導波路の主体はSiO₂であるから光導波路を表面に持つということ、このSi基板は表面がSiO₂で覆われているということである。つまり基板に対して表面は絶縁されている。

【0038】Si基板71の前方には絶縁層の上に電極パターン35、36が形成してある。光導波路32の終端に送信用LD37が、光導波路33の終端に受信用PD38が取り付けられる。LD37は電極パターン35の上に、PD38は電極パターン36の上にある。その他にLD上部電極用パターン40、PD上部電極用パターン41なども設けられる。PDの光電流を増幅するAMP39は電極パターン42、43とワイヤで接続される。これらデバイスにつながる電極40、35、41、36、42、43はSiO₂の上に形成される。

【0039】本発明は、デバイス用電極を分断するように、Si基板へ直接に(SiO₂の上でなく)グランドメタライズパターン73、74、75、76、77、78、79を設ける。メタライズパターンの断面図は図12と同様であるから図示を略した。Si基板に直接付けたグランドパターンの何れか1本あるいは複数本をリードフレームのグランドに接続する。さらに念を入れて、Si基板の底面にCu板を付け、これもグランドとしている。CuはSi基板よりもまだ低抵抗率(高導電性)であるからグランドとしてより確固たるものとなる。より高い周波数までグランドたりうということである。

【0040】図13の場合は、1本の光ファイバで同時に送受信を行う(1.3 μm 光と1.55 μm 光で上りと下りを分ける波長多重同時双方向通信)いわゆる波長多重送受信モジュールの例である。同時送受信であるから、自分のLD37のドライプ信号が受信信号のPD38、AMP39に回り込むことが大きな問題となる。電気的クロストークは極力低い事が要求される。そこで、グランド機能を強化するために、Si基板を低抵抗として接地して(グランドとし)、Cu板をベンチの下に接

着し、これもグランドとする。

【0041】以下にその方法を述べる。抵抗率 $0.1\Omega\text{cm}$ 、厚さ1mmのSi基板にまず $15\mu\text{m}$ のSiO₂のアンダークラッド層(下クラッド層)を火炎堆積法で形成し、次にGeを添加して導波層を形成し、これから導波路となるパターンのみをエッチングで残す。さらにSiO₂の上クラッド層を火炎堆積法で形成する。導波路が上下左右のクラッド層で挟まれる。導波路の断面は $6\mu\text{m}\times 6\mu\text{m}$ である。導波路の途中にマツハツエング一型の光プラ34を設けており、1.3 μm 光と1.55 μm 光とを選択する機能を持たせる。

【0042】ここでは、送信光の1.3 μm -LD光が(光導波路32を)直進して光ファイバ44に出力される。反対に光ファイバ44から入射した受信光で導かれた1.55 μm 光がプラ34によって光導波路33に導かれ受光素子PDに入射する。LD/PPD/AMPの近傍にはそれぞれの電極をつなぐメタライズ40、41、42、43が形成されている。LD37はInGaAsPの1.3 μm -FP-LDである。PD38はInGaAs-PPDである。AMP39はGaAs-ICである。PD38の受信信号を直近で増幅するため、このような構成(AMPを含む)にする事が多い。ここで、Si全面にSiO₂層(クラッド層)が存在するため、Si基板表面を露出させた上、Auメッキした櫛歯電極(グランド電極)73、74、75、76、77、78、79を形成する。Siベンチのサイズは $15\text{mm}\times 10\text{mm}\times 1.0\text{mm}$ である。

【0043】リードフレーム81、82はLDに通ずる電極パターン40、35にワイヤ91、92によって接続される。リードフレーム83、84はPDに通ずる電極パターン41、36にワイヤ93、94によって接続される。リードフレーム85、86はAMPの電極パターン42、43とワイヤ95、96によって接続される。これらはデバイスの電極パターンとリードフレームの接続である。

【0044】次にグランド系の接続について述べる。Si基板全体を厚さ1mmのCu板72の上に導電性樹脂で接着している。Cu板72の抵抗は非常に低いので、良好なグランドになる。従って櫛歯メタライズ電極73~79よりも、グランドリードフレーム80、87からこのCu板にAuワイヤ90、97で導通をとることにより、Si基板+Cu板のグランドはより確固なものとなる。メタライズパターンは個々にワイヤ100によってCu板72に接続される。

【0045】例えば、 $0.1\Omega\text{cm}$ のSi基板を使い、Si基板の厚みは1mmで、幅 $0.5\text{mm}\times$ 長さ 3mm のメタライズ電極からCu板までの抵抗は、 0.7Ω 程度である。図14にその寸法などを示している($0.1\Omega\text{cm}\times 0.1\text{cm}/0.3\times 0.05\text{cm}=0.7\Omega$)。このような低抵抗の導体で各電極がアイソレーシ

ョンされていることになる。理想的なアイソレーションである。

【0046】さらに、各電極をリードフレームに接続して、送受信時のクロストークを評価した。その結果、従来の10ΩcmのSi基板を用い、グラウンドのない(図5の従来例)時に比べて100MHzでのクロストークが20dB(1:0.01)も改善された。本発明の著しい利益であると言える。

【0047】

【発明の効果】以上のように本発明では、従来抵抗率が10
高い方がよいとされたSi基板の抵抗率を逆に低い方がよいということに初めて気付いた。高抵抗のSi基板は作り難く用途も少ないから高コストであった。低抵抗率のSi基板は半導体工業で大量に消費されているものと同じでありふれている。Si基板のコストを抑制できる。さらに低抵抗Si基板を接地し、これまで想像もされなかった歯状のグラウンド電極構造を導入するなどして、Si基板を積極的にグラウンドとして使用する。堅固なグラウンドがメタライズ電極を包囲するので送受信間(LD・PD間)のクロストークを抑え、外部ノイズからPDを守る事ができる。全く新しい発想で、低コスト、高性能の光通信装置を実現できる。

【図面の簡単な説明】

【図1】従来例にかかる立体型の半導体発光素子の縦断面図。

【図2】従来例にかかる立体型の半導体受光素子の縦断面図。

【図3】従来例にかかる単機能表面実装型モジュールの平面図。

【図4】同じ従来例にかかる単機能表面実装型モジュールの縦断面図。

【図5】従来例にかかるy分岐光導波路型表面実装モジュールの平面図。

【図6】従来例にかかる2本光ファイバ光送受信型表面実装モジュールの平面図。

【図7】(a)は同じ従来例にかかる2本光ファイバ送受信モジュールの電極パターン部分の縦断面図。(b)は電極・Si基板間の等価回路図。

【図8】単機能表面実装型モジュールに本発明を適用したモジュールの平面図。

【図9】同じ単機能表面実装型モジュールに本発明を適用したモジュールの縦断面図。

【図10】2本光ファイバ光送受信モジュールに本発明を適用したモジュールの平面図。

【図11】高抵抗基板を用いてグラウンドメタライズがないとする従来例の場合のSiO₂層、Si基板を介した隣接電極間の等価回路。

【図12】図10の2本光ファイバ送受信モジュールの電極部分の縦断面図。

【図13】y分岐光導波路型光送受信モジュールに本発

明を適用したモジュールの平面図。

【図14】Si基板の上に直接に設けた電極と裏面のCu板との間の抵抗を求めるための説明図。


【符号の説明】

- 1 ステム
- 2 ボール
- 3 LD
- 4 モニタPD
- 5 キャップ
- 6 レンズホルダー
- 7 レンズ
- 8 フェルールホルダー
- 9 光ファイバ
- 10 フェルール
- 11 ステム
- 12 サブマウント
- 13 PD
- 14 レンズ
- 15 キャップ
- 16 フェルールホルダー
- 17 ペンドリミッタ
- 18 フェルール
- 19 光ファイバ
- 20 Siベンチ
- 21 絶縁層
- 22 メタライズパターン
- 23 メタライズパターン
- 24 光素子チップ
- 25 ワイヤ
- 26 大V溝
- 27 小V溝
- 28 フェルール
- 29 光ファイバ
- 30 マウント
- 31 Siベンチ
- 32 光導波路
- 33 光導波路
- 34 y分岐
- 35 LD下電極パターン
- 36 PD下電極パターン
- 37 LD
- 38 PD
- 39 AMP
- 40 電極パターン
- 41 電極パターン
- 42 電極パターン
- 43 電極パターン
- 44 光ファイバ
- 49 Si基板
- 50 絶縁層


51 光ファイバ
52 光ファイバ
53~56 電極メタライズパターン
58 PDチップ
59 LDチップ
61 Si基板
62 グランドメタライズ
65 Si基板
66~70 グランドメタライズパターン

71 Si基板
72 Cu板
73~79 グランドメタライズパターン
80 グランドリードフレーム
81~86 リードフレーム
87 グランドリードフレーム
90~97 ワイヤ
100 ワイヤ


【図1】




【図2】



【図7】




【図11】




【図3】

従来例




【図4】

従来例




【図5】


従来例




【図6】




【図8】

本発明
(図8の改良)


【図9】




【図12】



【図10】

本発明
(図6の改良)

【図14】



【図13】

